多くのDDR3モジュールで記録データを簡単に破壊させられる脆弱性が発見される 38
ストーリー by hylom
ソフト的に攻撃できるのね 部門より
ソフト的に攻撃できるのね 部門より
あるAnonymous Coward 曰く、
カーネギーメロン大学とインテル・ラボの報告によると、多くのDDR3メモリモジュールで記録内容を破壊できる脆弱性が発見されたようだ。特定の制御線に予定外の電圧変動が起こると、隣接した制御線にエラーが起きるというものらしい（論文PDF：Flipping Bits in Memory Without Accessing Them:An Experimental Study of DRAM Disturbance Errors、Slashdot）。
この問題は短いループ内で特定のオフセットに対しメモリ読みだしを発生させる操作とキャッシュ制御命令を実行するだけで、簡単に発生させられるという。大手DRAMメーカー129製品をテストしたところ、110の製品でこの問題が発生したという。具体的な攻撃内容については説明されていないが、Using Memory Errors to Attack a Virtual Machine（論文PDF）のような手法を使って仮想マシンのサンドボックス上から攻撃を行うといった可能性がある模様。
既知の問題 (スコア:5, 興味深い)
デバイス製造側からすると既知の問題ですね。
DRAMを微細化していくと隣接セルへの干渉が増えるのは、ずっと前から（10年以上前から）指摘されています。
そのせいで、30nmが限界だとか、20nmが限界だとか言われながら、微細化を続けてきました。
これをどの程度押さえるかはコストと信頼性のトレードオフであり、ゼロにはできません。
必要な信頼性はECCで確保する、今後はCRCやもっと複雑なエラー訂正を導入しようって方向です。
NANDは既に素子単体での信頼性確保は不可能で、エラー訂正含めて信頼性を議論していますが、DRAMもその後を追うだけかと思います。
Re:既知の問題 (スコア:2, 興味深い)
ディスターブの問題なんて10年以上前どころか30年以上前からですがな
通常のプログラムではありえないような厳しいアクセスパターンで不良が生じる、あえて厳しいテストパターンを用いてスクリーニングするのはDRAMでは常識です
そういう嫌らしい（？）テストパターンを作るのが得意な（？）お客さんがいて、クレームで次々選別テストパターンを追加していくとテストタイムが足りなくなってくる．．．．．．
Re:既知の問題 (スコア:1)
30年前とすると、多分それは別の問題です。以下のコメント参照。
http://security.srad.jp/comments.pl?sid=648375&cid=2734556 [srad.jp]
隣接するラインへのRead回数で問題が起きることは2000年台には聞いたと思いますが、30年前はさすがにない。